VHDL ile FPGA Tasarimina Giris Dersi - Bolum 1

7 Bolumden olusan VHDL dili kursuna basliyoruz.

4.55 (107 reviews)

Udemy

platform

Türkçe

language

Hardware

What you will learn

VHDL Dili ile Donanım Tasarımı yapmak

VHDL ile Combinational, Sequential devreler yaratarak RTL model tasarlamak, Finite State machine yapılarını öğrenmek

Xilinx Vivado kullanarak Simülasyonlar yapmak

Test bench ve Verification Methodology kavramlarını anlamak

FPGA yapılarını (Register, Flip Flop, gates) verilog dili ile yaratmak ve kullanımını öğrenmek

Örneklerle VHDL dilini pekiştirmek ve ilerletmek

Why take this course?

🎓 VHDL ile FPGA Tasarımı Girişi: Sayısal Tasarım Öğreniyoruz

Eğitim Düzeyi

🌱 Başlangıç - Orta seviye

Bu kurs, VHDL dilini ve FPGA tasarımı'nı öğrenmeye başlanıyorsanız, orta seviyedeki mevcuttan sonra gelen kullanıcılara hitap eder. Başlangıç seviyesinden adil yola çıkaracak ve ilgili konseptleri anlayacak şekilde tasarım.

LinkedIn Profili için:

👤 Fatih İliğ

Çalıştığı Kurum:

🚀 NOKIA (Poland) - FPGA Tasarım Mühendisi

Güncelleme Bilgileri

🗓️ 20.12.2021: Geri bildirimler üzerine bütün slaytlar eklenmiştir. 🗓️ 27.12.2021: Örnek sorular bölümü oluşturulmuştur (Bölüm 10)

Kurs Nedir ve Konu Bakımı

🎉 Sayısal tasarım mühendisliği, özellikle FPGA'lerde uygulanan bir süper yenilikçi teknoloji alana giriş yaparak bilginizi pekiştiren ve bu alanda iş kararlarına adım adım yapabilmeniz kadar destekleyeceğimiz bu kurs, LinkedIn'de takip edebileceğiniz farklı sektörde çalışan profesyonellerin alımlarına bakarak gözlemuştür. Udemy platformunda yayınlamış olduğum bu kurs, Avrupa ülkelerinde VHDL kullanımı daha sıklığına karmaşık ve popüler savunma sanayisi şirketlerinde iş için bir güçlü araç olacaktır.

🌐 Türkçe kaynakları az olduğu için, bu kurs English source material destekle ederim. Ancak, her zaman daha bilincler bir şekilde öğrenmeye devam etmelisiniz.

Kurs Programı

📚 Konuların Tamamı:

Vivado Anlatım
- Kursun başlangıcında, Vivado yazılımının nasıl kurulduğuna ve temel kullanımı hakkında bahsedilecek.
VHDL Temelleri
- VHDL dilinin nesneler, data tipleri, operatorlar ve nitelikler gibi temel konular trakted edilecek.
Nesne Sınıfları (Objects and Classes)
- Nesnenel yaklaşımla daha etkili tasarım yapabilmenize yardımcı olacak nesne sınıfları ve nesne ile ilişkili kavramları inceleme.
Data Tipleri (Data Types)
- Farklı veri tiplerinin kullanımı ve VHDL'deki uygulamaları öğrenilmeyeceksiniz.
Operators and Attributes
- VHDL'deki operatorlar ve niteliklerle çalışma prensipleri.
Process
- Tümleşik ve hareketli girişlere karakterize edecek process kavramını anlatacağız.
Concurrent Statements (Birleşik Ara Yollar)
- İşbirliği ve concurrent (birleşik) ifadelerin VHDL'de nasıl kullanıldığını keşfetmeyeceksiniz.
Combinational Statements (Toplaç Kayıtlar)
- İki veya daha fazla input'un bir output'a bağlı olarak davranan toplaç kayıtlardan habin edilmesi.
Sequential Statements (Sırayla Kayıtlar)
- Zamanlamalı bir şekilde değişen girişlere karakterize edecek sırayla kayıtlardan yaratılacağınız.
Örnekler
- Gerçek dünya uygulamalarındaki ve pratikte kullanılabilecek örnek VHDL kodları ile simülasyon yaparak konseptleri pekiştirmeyeceksiniz.
Components (Bileşikler)
- Faydalı olan bileşiklerin nasıl tanımlanıp, parametre alabilme ve kullanıldığı öğrenilmeyeceksiniz.
Functions
- İşlevlerin ve fonksiyonların VHDL'de nasıl tanımlanacağını keşfetmeyeceksiniz.
Package
- Veri tipleri, işlevler ve diğer kaynak kod parçacıklarının birleştirilmesine olanak tanıyan package kavramı.
Finite State Machines (Sınırlandı Durum Makineleri - FSM)
- İşlemci mikroçihillere göre tasarlanmış ve basit durum makinelerinden süper zengin uygulamalarına kadar FSM'ler farklı seviyelerde öğrenilmeyeceksiniz.
Simulation and Testbenches (Simülasyon ve Test Benchler)
- VHDL kodlarınızı test etmek için ve simülasyon yapmak için gerekli araçları ve teknikleri öğrenmeyeceksiniz.